CVSS: 7.8EPSS: 0%CPEs: 264EXPL: 0CVE-2023-20555
https://notcve.org/view.php?id=CVE-2023-20555
Insufficient input validation in CpmDisplayFeatureSmm may allow an attacker to corrupt SMM memory by overwriting an arbitrary bit in an attacker-controlled pointer potentially leading to arbitrary code execution in SMM. • https://www.amd.com/en/corporate/product-security/bulletin/AMD-SB-4003 • CWE-787: Out-of-bounds Write •
CVSS: 5.5EPSS: 0%CPEs: 208EXPL: 0CVE-2021-26346
https://notcve.org/view.php?id=CVE-2021-26346
Failure to validate the integer operand in ASP (AMD Secure Processor) bootloader may allow an attacker to introduce an integer overflow in the L2 directory table in SPI flash resulting in a potential denial of service. No validar el operando entero en el cargador de arranque ASP (AMD Secure Processor) puede permitir que un atacante introduzca un desbordamiento de enteros en la tabla del directorio L2 en SPI flash, lo que resulta en una posible denegación de servicio. • https://www.amd.com/en/corporate/product-security/bulletin/AMD-SB-1031 • CWE-190: Integer Overflow or Wraparound •
CVSS: 7.5EPSS: 0%CPEs: 132EXPL: 0CVE-2020-12965
https://notcve.org/view.php?id=CVE-2020-12965
When combined with specific software sequences, AMD CPUs may transiently execute non-canonical loads and store using only the lower 48 address bits potentially resulting in data leakage. Cuando se combinan con secuencias de software específicas, las CPUs de AMD pueden ejecutar transitoriamente cargas no canónicas y almacenar usando sólo los 48 bits de dirección inferiores, resultando potencialmente en un filtrado de datos • http://www.openwall.com/lists/oss-security/2023/12/05/3 https://www.amd.com/en/corporate/product-security/bulletin/amd-sb-1010 • CWE-74: Improper Neutralization of Special Elements in Output Used by a Downstream Component ('Injection') •
CVSS: 5.5EPSS: 0%CPEs: 224EXPL: 0CVE-2021-26337
https://notcve.org/view.php?id=CVE-2021-26337
Insufficient DRAM address validation in System Management Unit (SMU) may result in a DMA read from invalid DRAM address to SRAM resulting in SMU not servicing further requests. Una comprobación insuficiente de la dirección de la DRAM en System Management Unit (SMU) puede resultar en una lectura DMA desde una dirección de la DRAM no válida a la SRAM, resultando en que la SMU no atienda más peticiones • https://www.amd.com/en/corporate/product-security/bulletin/amd-sb-1027 •