CVSS: 7.5EPSS: 0%CPEs: 132EXPL: 0CVE-2020-12965
https://notcve.org/view.php?id=CVE-2020-12965
When combined with specific software sequences, AMD CPUs may transiently execute non-canonical loads and store using only the lower 48 address bits potentially resulting in data leakage. Cuando se combinan con secuencias de software específicas, las CPUs de AMD pueden ejecutar transitoriamente cargas no canónicas y almacenar usando sólo los 48 bits de dirección inferiores, resultando potencialmente en un filtrado de datos • http://www.openwall.com/lists/oss-security/2023/12/05/3 https://www.amd.com/en/corporate/product-security/bulletin/amd-sb-1010 • CWE-74: Improper Neutralization of Special Elements in Output Used by a Downstream Component ('Injection') •
CVSS: 5.5EPSS: 0%CPEs: 224EXPL: 0CVE-2021-26337
https://notcve.org/view.php?id=CVE-2021-26337
Insufficient DRAM address validation in System Management Unit (SMU) may result in a DMA read from invalid DRAM address to SRAM resulting in SMU not servicing further requests. Una comprobación insuficiente de la dirección de la DRAM en System Management Unit (SMU) puede resultar en una lectura DMA desde una dirección de la DRAM no válida a la SRAM, resultando en que la SMU no atienda más peticiones • https://www.amd.com/en/corporate/product-security/bulletin/amd-sb-1027 •
CVSS: 5.5EPSS: 0%CPEs: 190EXPL: 0CVE-2021-26336
https://notcve.org/view.php?id=CVE-2021-26336
Insufficient bounds checking in System Management Unit (SMU) may cause invalid memory accesses/updates that could result in SMU hang and subsequent failure to service any further requests from other components. Una comprobación de límites insuficiente en System Management Unit (SMU) puede causar accesos/actualizaciones de memoria no válidos que podrían resultar en el colapso de la SMU y la consiguiente incapacidad para atender otras peticiones de otros componentes • https://www.amd.com/en/corporate/product-security/bulletin/amd-sb-1027 • CWE-119: Improper Restriction of Operations within the Bounds of a Memory Buffer •
CVSS: 4.7EPSS: 0%CPEs: 10EXPL: 0CVE-2021-26318 – Side-channels Related to the x86 PREFETCH Instruction
https://notcve.org/view.php?id=CVE-2021-26318
A timing and power-based side channel attack leveraging the x86 PREFETCH instructions on some AMD CPUs could potentially result in leaked kernel address space information. Un ataque de canal lateral basado en el tiempo y la energía aprovechando las instrucciones x86 PREFETCH en algunas CPUs de AMD podría potencialmente resultar en una filtración de información del espacio de direcciones del kernel • https://www.amd.com/en/corporate/product-security/bulletin/amd-sb-1017 • CWE-203: Observable Discrepancy CWE-208: Observable Timing Discrepancy •
CVSS: 9.3EPSS: 0%CPEs: 8EXPL: 0CVE-2018-8930
https://notcve.org/view.php?id=CVE-2018-8930
The AMD EPYC Server, Ryzen, Ryzen Pro, and Ryzen Mobile processor chips have insufficient enforcement of Hardware Validated Boot, aka MASTERKEY-1, MASTERKEY-2, and MASTERKEY-3. Los chips de procesamiento de AMD EPYC Server, Ryzen, Ryzen Pro y Ryzen Mobile no aplican Hardware Validated Boot lo suficiente. Esto también se conoce como MASTERKEY-1, MASTERKEY-2 y MASTERKEY-3. • https://amdflaws.com https://blog.trailofbits.com/2018/03/15/amd-flaws-technical-summary https://community.amd.com/community/amd-corporate/blog/2018/03/21/initial-amd-technical-assessment-of-cts-labs-research https://safefirmware.com/amdflaws_whitepaper.pdf https://support.hpe.com/hpsc/doc/public/display?docLocale=en_US&docId=emr_na-hpesbhf03841en_us •