CVSS: 7.5EPSS: 0%CPEs: 132EXPL: 0CVE-2020-12965
https://notcve.org/view.php?id=CVE-2020-12965
When combined with specific software sequences, AMD CPUs may transiently execute non-canonical loads and store using only the lower 48 address bits potentially resulting in data leakage. Cuando se combinan con secuencias de software específicas, las CPUs de AMD pueden ejecutar transitoriamente cargas no canónicas y almacenar usando sólo los 48 bits de dirección inferiores, resultando potencialmente en un filtrado de datos • http://www.openwall.com/lists/oss-security/2023/12/05/3 https://www.amd.com/en/corporate/product-security/bulletin/amd-sb-1010 • CWE-74: Improper Neutralization of Special Elements in Output Used by a Downstream Component ('Injection') •
CVSS: 5.5EPSS: 0%CPEs: 224EXPL: 0CVE-2021-26337
https://notcve.org/view.php?id=CVE-2021-26337
Insufficient DRAM address validation in System Management Unit (SMU) may result in a DMA read from invalid DRAM address to SRAM resulting in SMU not servicing further requests. Una comprobación insuficiente de la dirección de la DRAM en System Management Unit (SMU) puede resultar en una lectura DMA desde una dirección de la DRAM no válida a la SRAM, resultando en que la SMU no atienda más peticiones • https://www.amd.com/en/corporate/product-security/bulletin/amd-sb-1027 •