Page 7 of 36 results (0.003 seconds)

CVSS: 5.5EPSS: 0%CPEs: 274EXPL: 0

Insufficient bound checks in the System Management Unit (SMU) may result in a system voltage malfunction that could result in denial of resources and/or possibly denial of service. Unas comprobaciones de límites insuficientes en la Unidad de Administración del Sistema (SMU) pueden resultar en un mal funcionamiento de la tensión del sistema que podría resultar en una denegación de recursos y/o posiblemente a la denegación de servicio • https://www.amd.com/en/corporate/product-security/bulletin/amd-sb-1027 https://www.amd.com/en/corporate/product-security/bulletin/amd-sb-1028 • CWE-20: Improper Input Validation •

CVSS: 5.5EPSS: 0%CPEs: 248EXPL: 0

Insufficient bound checks in the System Management Unit (SMU) may result in access to an invalid address space that could result in denial of service. Unas comprobaciones insuficientes de los límites en la Unidad de Administración del Sistema (SMU) pueden resultar en un acceso a un espacio de direcciones no válido que podría resultar en una denegación de servicio • https://www.amd.com/en/corporate/product-security/bulletin/amd-sb-1027 https://www.amd.com/en/corporate/product-security/bulletin/amd-sb-1028 • CWE-119: Improper Restriction of Operations within the Bounds of a Memory Buffer •

CVSS: 5.5EPSS: 0%CPEs: 248EXPL: 0

Insufficient General Purpose IO (GPIO) bounds check in System Management Unit (SMU) may result in access/updates from/to invalid address space that could result in denial of service. Una comprobación insuficiente de límites de las E/S de propósito general (GPIO) en la Unidad de Administración del Sistema (SMU) puede resultar en un acceso/actualización desde/hacia un espacio de direcciones no válido que podría resultar en una denegación de servicio • https://www.amd.com/en/corporate/product-security/bulletin/amd-sb-1027 https://www.amd.com/en/corporate/product-security/bulletin/amd-sb-1028 •

CVSS: 7.5EPSS: 0%CPEs: 132EXPL: 0

When combined with specific software sequences, AMD CPUs may transiently execute non-canonical loads and store using only the lower 48 address bits potentially resulting in data leakage. Cuando se combinan con secuencias de software específicas, las CPUs de AMD pueden ejecutar transitoriamente cargas no canónicas y almacenar usando sólo los 48 bits de dirección inferiores, resultando potencialmente en un filtrado de datos • http://www.openwall.com/lists/oss-security/2023/12/05/3 https://www.amd.com/en/corporate/product-security/bulletin/amd-sb-1010 • CWE-74: Improper Neutralization of Special Elements in Output Used by a Downstream Component ('Injection') •

CVSS: 5.5EPSS: 0%CPEs: 224EXPL: 0

Insufficient DRAM address validation in System Management Unit (SMU) may result in a DMA read from invalid DRAM address to SRAM resulting in SMU not servicing further requests. Una comprobación insuficiente de la dirección de la DRAM en System Management Unit (SMU) puede resultar en una lectura DMA desde una dirección de la DRAM no válida a la SRAM, resultando en que la SMU no atienda más peticiones • https://www.amd.com/en/corporate/product-security/bulletin/amd-sb-1027 •